|
|
|
bgcolor="#FFFFFF" width="840" height="2080" border="0" cellpadding="0" cellspacing="0" valign="top" align="left"> |
![](../gif/frecciapiccola-blue.gif") OBIETTIVI
Saper scegliere un calcolatore esaminando i parametri che ne influenzano le prestazioni. Essere in grado di valutare l' efficacia dei meccanismi architetturali atti a migliorare le potenzialità dei calcolatori. Saper analizzare e progettare sistemi digitali combinatori e sequenziali. Conoscere la struttura dei principali componenti logici alla base dei circuiti digitali. Comprensione degli elementi architetturali di un moderno calcolatore e struttura di processore, memoria, ingresso/uscita. |
|
PREREQUISITI
Fondamenti di informatica |
|
PROGRAMMA
ELEMENTI DI PROGETTAZIONE DEI SISTEMI DIGITALI
Tecnologia CMOS, inverter CMOS, porte NOT, NAND, NOR, porta di transito in CMOS (stick diagram e circuito); ritardi di propagazione, caratteristica ingresso uscita, margini di rumore e loro dipendenza dai parametri fisici; algebra booleana; sintesi ad occhio di reti combinatorie: half adder e full adder.
Forme standard di funzioni booleane e mappe di Karnaugh; reti combinatorie notevoli: Decoder, Encoder, Encoder con priorita', Multiplexer, Demultiplexer, Look-Up-Table (LUT); realizzazione di semplice ALU.
Introduzione ai linguaggi di descrizione dell'hardware (HDL): Verilog e realizzazione di un semplice processore con architettura MIPS o ARM.
Introduzione alle reti logiche sequenziali: latch e flip-flop SR, clocked-SR, SR-master-salve, D-latch, D-edge-triggered e loro realizzazioni transistor-level; generazione di clock a due fasi.
Reti logiche sequenziali: Macchine di Mealy e di Moore, modelli VERILOG e sintesi di macchine di Mealy e di Moore, Flip-Flop JK, Flip-Flop T, Ripple Counter, Serial Carry Counter, Parallel Carry Counter, Ring Counter, Sommatore Parallelo con riporto seriale e con riporto look-ahead.
ORGANIZZAZIONE DI MACCHINA E ASSEMBLY
Principi dei microprocessori RISC (MIPS o ARM). Formati di istruzioni e istruzioni base.
Assembly: modalita' di indirizzamento. Chiamata a funzione.
Equazione delle prestazioni. Valutazione delle prestazioni, set di benchmark SPEC. Legge di Amdahl.
Assemblatore a due passate. Caricamento, collegamento di moduli multipli.
Standard IEEE-754 per il floating-point.
Registri e istruzioni floating-point nel processore.
Eccezioni e interrupt. Routine di gestione dell'inturrupt. Interrupt precisi e imprecisi.
SOTTOSISTEMA DI MEMORIA
Tipi di memoria. Differenza fra SRAM e DRAM. Ciclo di lettura e di scrittura in DRAM.
Gerarchia di Memoria e Principio di Localita'. Architettura delle cache: cache ad accesso diretto. Parametri caratterizzanti il funzionamento delle cache.
Cache associative. Cache su piu' livelli. Dipendenza delle prestazioni di un calcolatore dalla cache.
Memoria Virtuale: meccanismi hardware per supportarla. Paginazione a 2 o piu' livelli e a tabella inversa. TLB: Translation Lookaside Buffer.
I/O E COMUNICAZIONI
Tipi di bus. Protocollo di scambio sincrono e asincrono. Arbitraggio (master/slave, daisy-chain). Cenni a bus PCI.
Pilotare i dispositivi: tecniche a polling, interrupt, DMA. Il caso dei PC: controllore di interrupt 8259A.
Esempio di complessita' interna dei chip: timer 8254, UART 16550A.
Comunicazioni su bus seriali (pacchettizazione, Ethernet, USB).
PROCESSORE
Processori con pipeline. Risoluzione dei conflitti di pipeline. Limiti della pipeline e cenni ai processori superscalari.
|
|
TESTI DEL CORSO
TESTI DI RIFERIMENTO
D.A. Patterson, J.L. Hennessy, "Computer Organization and Design" 5th Edition, Morgan Kaufman/Elsevier, 2014, ISBN 978-0124077263
D.A. Patterson, J.L. Hennessy, "Struttura e Progetto dei Calcolatori" 4^a edizione ITALIANA (traduzione della 5^a edizione inglese), Zanichelli, 2015, ISBN 978-8808-35202-6
P. Corsini, "Dalle porte AND, OR, NOT al sistema calcolatore", Edizioni ETS, 2015, ISBN 9788846743114
TESTI DI CONSULTAZIONE
P. Corsini, G. Frosini, B. Lazzerini, "Architettura dei calcolatori", McGraw Hill, 1997, ISBN 88-386-0735-4
S. Harris, D. Harris, "Digital Design and Computer Architecture: ARM Edition", Morgan Kaufman, 2015, ISBN 978-0128000564.
G. Bucci, "Architettura dei Calcolatori Elettronici", McGraw-Hill, 2001, ISBN 88-386-0889-X
A. S. Tanenbaum, "Structured computer organization", 4th ed., Prentice-Hall International, 1999, ISBN 0130959901
V.P. Heuring, "Computer Systems Design and Architecture" 2ed, Pearson/Prentice Hall, 2004, ISBN 0-13-191156-2
D. Sweetman, "See MIPS Run", Morgan Kaufmann, San Francisco, CA, 1999, ISBN 1-55860-410-3
S. Furber, "ARM System-on-chip architecture", 2ed, Pearson/Addison Wesley, 2000, ISBN 0-201-67519-6
W. Stallings, "Architettura e organizzazione dei calcolatori", Jackson Libri, 2000, ISBN 88-256-1836-0
|
|
OFFICIAL SYLLABUS
|
|
|
|
|
|