

DA RESTITUIRE INSIEME AGLI ELABORATI e A TUTTI I FOGLI  
 → NON USARE FOGLI NON TIMBRATI  
 → ANDARE IN BAGNO PRIMA DELL'INIZIO DELLA PROVA  
 → NO APPUNTI O FOGLI PERSONALI, NO TELEFONI, SMARTPHONE, ETC

COGNOME \_\_\_\_\_  
 NOME \_\_\_\_\_

**SVOLGIMENTO DELLA PROVA (selezionare una delle seguenti 4 opzioni):**

- PER GLI STUDENTI DI "ARCHITETTURA DEI CALCOLATORI – A.A. 2015/16 e 16/17": es. N.1+2+3+7.
- PER GLI STUDENTI DEGLI ANNI PRECEDENTI che devono svolgere sia il modulo CALCOLATORI che il modulo RETI: es. N.1+2+3+4+6.
- PER GLI STUDENTI DEGLI ANNI PRECEDENTI che devono svolgere SOLO il modulo CALCOLATORI es. N.1+2+3+4+5.
- PER GLI STUDENTI DEGLI ANNI PRECEDENTI che devono svolgere SOLO il modulo RETI: es. N.6+7.

**NOTA:** per l'esercizio 7 dovranno essere consegnati DUE files: il file del programma VERILOG e il file relativo all'output (screenshot o copy/paste)


1) [20] Trovare il codice assembly MIPS corrispondente al seguente programma (usando solo e unicamente istruzioni della tabella sottostante e rispettando le convenzioni di utilizzazione dei registri dell'assembly MIPS riportate qua sotto per riferimento).

```
float A[9]={10.0,1.0,2.0,1.0,20.0,3.0,2.0,3.0,30.0};
void printmat(char *name, float *X, int m) {
    int i;
    print_string(name); print_string("[");
    print_int(m); print_string("]=\n");
    for (i=0; i<m; ++i)
        { print_float(X[i]); print_string(" "); }
    print_string("\n");
}
float mysqrt(float x) {
    int vint = *(int*)&x; // stessi bit visti come int
    vint = (1 << 29) + (vint >> 1) - (1 << 22);
    return *(float*)&vint; // Interpreto di nuovo come float
}
float *cholesky(float *A, int n) {
    float *L, s; int i, j, k;
    L = (float*)sbrk(n * n * 4);
    for (j=0; j<n; j++) {
        for (s=0, k=0; k<j; k++) s += L[j*n+k] * L[j*n+k];
        L[j*n+j] = mysqrt(A[j*n+j] - s);
        for (i=j+1; i<n; i++) {
            for (s=0, k=0; k<j; k++) s += L[i*n+k] * L[j*n+k];
            L[i*n+j] = (1.0 / L[j*n+j]) * (A[i*n+j] - s);
        }
    }
    return L;
}
int main() {
    float *R;
    printmat("X", A, 9);
    R = cholesky(A, 3);
    printmat("R", R, 9);
}
```

- 2) [8] Si consideri una cache di dimensione 96B e a 3 vie di tipo write-back/write-non-allocate. La dimensione del blocco e' 8 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' FIFO. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 623, 339, 327, 379, 778, 139, 333, 754, 725, 354, 322, 354, 739, 1, 26, 754, 324, 354, 729, 354, 328, 354. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine, i bit di modifica (se presenti) e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.
- 3) [4] Assemblare il seguente programma MIPS, utilizzando la tabella sottostante e riportando il formato utilizzato e i valori in esadecimale di ciascun campo di quel formato (es. LW R2, 0(R1) → FORMATO I: 23 1 2 0):

lab:	LW	R2, 0(R1)	SW	R5, 0(R3)
	LW	R4, 0(R3)	ADDI	R1, R1, 4
	ADD	R5, R5, R2	ADDI	R3, R3, 4
	ADD	R5, R5, R4	ADDI	R7, R7, -1
	MUL	R5, R5	BNE	R7, R0, lab
	SW	R5, 0(R1)		

- 4) [4] Spiegare la legge di Amdhal e tracciare il grafico di S (speedup) al variare di a (fattore di accelerazione della parte migliorabile) e con di p (porzione di parte migliorabile) pari a 0.1, 0.3, 0.7, 1.
- 5) [4] In un processore a 64 bit con memoria virtuale supportata da paginazione a 3 livelli con dimensione della pagina di 4KiB, vengono riservati 16 bit per indirizzare il primo livello, 18 bit per indirizzare il secondo livello e altri 18 bit per indirizzare il terzo livello. Rappresentare uno schema architetturale che implementi tale meccanismo di paginazione e istanziare numericamente il valore di un indirizzo virtuale, un indirizzo fisico corrispondente e valori realistici contenuti nelle celle delle pagine relative al percorso che collega l'indirizzo virtuale a quello fisico.
- 6) [7] Sintetizzare una rete sequenziale utilizzando il modello di Moore con un ingresso X su un bit e una uscita Z su un bit che riconosca le sequenze interlacciate 1,0,0,1. Rappresentare la macchina a stati finiti per tale rete logica, la tabella delle transizioni, le equazioni booleane delle reti CN1 e CN2 e il circuito sequenziale sincronizzato basato su flip-flop D.
- 7) [8] **Realizzare** in Verilog (per studenti 2014 e anni precedenti --> v.note finale) sia un contatore ad anello a 4-bit che il relativo testbench: il clock ha un periodo di 10ns; il segnale \_reset e' attivo basso: resta alto per 5ns, basso per 20ns, e poi ritorna alto per 600ns. Il contatore inizia il conteggio producendo sull'uscita Q il valore binario 1000 quando il segnale di /reset e' attivato, appena disattivato il /reset il conteggio prosegue. **Tracciare il diagramma di temporizzazione** come verifica della correttezza dell'unità riportando i segnali clock, /reset, uscita Q per la durata complessiva (625ns). Nota: si può svolgere l'esercizio su carta oppure con ausilio del simulatore salvando una copia dell'output (diagramma temporale) e del programma Verilog su USB-drive del docente. (Per studenti 2014 e anni precedenti descrivere il comportamento di questa rete e disegnare l'intero diagramma di temporizzazione, come sopra specificato).



**Instructions**

Opcod+Funct (hexadecimal)	Instruction	Example	Meaning	Comments
00+20/00+21	<b>add</b>	add/addu \$1,\$2,\$3	\$1 = \$2 + \$3	(signed/unsigned) 3 operands; exception possible
00+22/00+23	<b>subtract</b>	sub/subu \$1,\$2,\$3	\$1 = \$2 - \$3	(signed/unsigned) 3 operands; exception possible
08/09	<b>add immediate</b>	addi/addiu \$1,\$2,100	\$1 = \$2 + 100	(signed/unsigned) + constant ; exception possible
00+18/00+19	<b>multiplication</b>	mult/multu \$1, \$2	Hi,Lo= \$1 x \$2	(signed/unsigned) 64-bit Product ; result in Hi,Lo
00+1A/00+1B	<b>division</b>	div/divu \$1, \$2	Hi= \$1 % \$2, Lo = \$1 / \$2	(signed/unsigned) division
00+10/00+12	<b>move from Hi / move from Lo</b>	mfhi/mflo \$1	\$1 = Hi (\$1 = Lo)	Create copy of Hi (Create a copy of Lo)
00+2A/00+2B	<b>set on less than</b>	slt/sltu \$1,\$2,\$3	if (\$2 < \$3) \$1 = 1; else \$1 = 0	(signed/unsigned) compare \$2 and \$3 (less than )
0A/0B	<b>set on less than immediate</b>	slti/sltiu \$1,\$2,100	if (\$2 < 100) \$1 = 1; else \$1 = 0	(signed/unsigned) compare \$2 and constant (less than)
00+24/25/26/27	<b>and / or / xor / nor</b>	and/or/xor/nor \$1,\$2,\$3	\$1=\$2&\$3 / \$2 \$3 / \$2^\$3 / ~((\$2 \$3))	3 register operands; Logical AND/OR/XOR/NOR
0C/0D/0E	<b>and / or / xor immediate</b>	andi/ori/xori \$1,\$2,100	\$1 = \$2 & 100 / \$2   100 / \$2 ^100	Logical AND/OR/XOR register, constant
00+00	<b>shift left logical</b>	sll \$1,\$2,10	\$1 = \$2 << 10	Shift left by constant
00+02/00+03	<b>shift right</b> (!logical,a=arithmetic)	srl/sra \$1,\$2,10	\$1 = \$2 >> 10	Shift right by constant (for arithmetic: sign is preserved)
23/20	<b>load word / load byte</b>	lw/lb \$1,100(\$2)	\$1 = Memory[\$2+100]	Data from memory to register
24	<b>load byte unsigned</b>	lbu \$1,100(\$2)	\$1 = Memory[\$2+100]	Data from mem. To reg.; no sign extension
2B/28	<b>store word / store byte</b>	sw/sb \$1,100(\$2)	Memory[\$2+100] = \$1	Data from register to memory
0F	<b>load upper immediate</b>	lui \$1,0x1234	\$1=0x1234'0000	load most significant 16 bits
PSEUDOINSTRUCTION	<b>load address</b>	la \$1,var	\$1 = &var	Load address of var (lui \$1,H16(&var);ori \$1,L16(&var)) H16/L16=high/low 16 bits of &var
02	<b>jump</b>	j 10000	go to 10000	Jump to target address
00+08	<b>jump register</b>	jr \$31	go to \$31	For switch, procedure return
03	<b>jump and link</b>	jal 10000	\$31 = PC + 4; go to 10000	For procedure call
04	<b>branch on equal</b>	beq \$1,\$2,100	if (\$1 == \$2) go to PC+4+100	Equal test; PC relative branch
05	<b>branch on not equal</b>	bne \$1,\$2,100	if (\$1 != \$2) go to PC+4+100	Not equal test; PC relative
00+0C	<b>syscall</b>	syscall	call OS service \$v0	See table of system calls below
10+10,rs=10	<b>rfe</b>	rfe	shift right (k,e) bits in STATUS reg	Exit Kernel Mode, Enable Interrupts
PSEUDOINSTRUCTION	<b>branch unconditional</b>	b 100	go to PC+4+100	PC relative branch (e.g., beq \$0,\$0,100)
PSEUDOINSTRUCTION	<b>no operation</b>	nop	do nothing	Do nothing (e.g. sll \$0,\$0,0)
30	<b>load-linked</b>	ll \$1,100(\$2)	\$1=Memory[\$2+100]	Read and start to monitor the given memory location
38	<b>store-conditional</b>	sc \$1,100(\$2)	Memory[\$2+100]=\$1 or →	return 0 if a coherence action happens since the previous ll (\$1 must be different from 0)
11+00 fmt=10/11	<b>add.s / add.d</b>	add.x \$f0,\$f2,\$f4	\$f0=\$f2+\$f4	Single and double precision add
11+01 fmt=10/11	<b>sub.s / sub.d</b>	sub.x \$f0,\$f2,\$f4	\$f0=\$f2-\$f4	Single and double precision subtraction
11+02 fmt=10/11	<b>mul.s / mul.d</b>	mul.x \$f0,\$f2,\$f4	\$f0=\$f2*\$f4	Single and double precision multiplication
11+03 fmt=10/11	<b>div.s / div.d</b>	div.x \$f0,\$f2,\$f4	\$f0=\$f2/\$f4	Single and double precision division
11+05 fmt=10/11	<b>abs.s / abs.d</b>	abs.x \$f0,\$f2	\$f0=ABS(\$f2)	Single and double precision absolute value
11+06 fmt=10/11	<b>mov.s / mov.d</b>	mov.x \$f0,\$f2	\$f0←\$f2	Single and double precision move
11+07 fmt=10/11	<b>neg.s / neg.d</b>	neg.x \$f0,\$f2	\$f0 = - (\$f2)	Single and double precision opposite value
11+3C (31,32,3D,3E,3F) fmt=10/11	<b>c.lt.s / c.lt.d (ne,eq,gt,le,ge)</b>	c.lt.x \$f0,\$f2	Temp=(\$f0<\$f2)	Single and double: compare \$f0 and \$f2 <,<=,>,>=
11+00 fmt=4/0	<b>move to/from coprocessor 1</b>	mtc1/mfc1 \$1,\$f2	\$f2=\$1 / \$1=\$f2	Move \$1 to/from C1 reg. \$f2 (no conversion)
10+00 fmt=4/0	<b>move to/from coprocessor 0</b>	mtc0/mfc0 \$1,\$f2	\$c2=\$1 / \$1=\$c2	Move \$1 to/from C0 reg. \$f2 (no conversion)
11+00 fmt=6/2	<b>move to/from control reg of cop.1</b>	ctc1/cfc1 \$1,\$cf2	\$cf2=\$1 / \$1=\$cf2	Move \$1 to/from C1-CONTROL register
11 fmt=8,ft=1/0	<b>branch on true/false</b>	bclt/bclf label	If (Temp == true/false) go to label	Temp is 'Condition-Code'
31/39	<b>load/store floating point (32bit)</b>	lwc1/swc1 \$f0,0(\$1)	\$f0←Memory[\$1] / Memory[\$1]←\$f0	Data from FP (C1) register to memory
11+21,fmt=10/11+22,fmt=11	<b>convert from/to single to/from double</b>	cvt.d.s/cvt.s.d \$f0,\$f2	\$f0=(double)\$f2/\$f0=(single)\$f2	Type conversion
11+24,fmt=11/11+20	<b>convert from/to single to/from integer</b>	cvt.w.s/cvt.s.w \$f1,\$f0	\$f1=(int)\$f0 / \$f0=(single)\$f2	Type conversion

**Register Usage**

Name	Reg. Num.	Usage
\$zero	0	The constant value 0
\$s0-\$s7	16-23	Saved
\$t0-\$t9	8-15,24-25	Temporaires
\$a0-\$a3	4-7	Arguments

Name	Reg. Num.	Usage
\$v0-\$v1	2-3	Results
\$fp, \$sp	30,29	frame pointer, stack pointer
\$ra, \$gp	31,28	return address, global pointer
\$k0-\$k1	26,27	Kernel usage

Reg. Num.	Usage
\$f0, \$f2	Return values
\$f12,\$f14	Function arguments
\$f20,\$f22,\$f24,\$f26,\$f28,\$f30	Saved registers
\$f4,\$f6,\$f8,\$f10,\$f16,\$f18	Temporaires registers

**System calls**

Service Name	Service Num. (\$v0)	INPUT Arguments	OUTPUT Arguments
print int	1	\$a0=integer to print	---
print float	2	\$f12=float to print	---
print double	3	(\$f12,\$f13)=double to print	---
print string	4	\$a0=address of ASCHZ string to print	---
read int	5	---	\$v0=integer
read float	6	---	\$f0=float
read double	7	---	\$f0-f1=double
read string	8	\$a0=address of input buffer, \$a1=max characters to read	---
sbrk	9	\$a0=Number of bytes to be allocated	\$v0=pointer to the allocated memory
exit	10	---	---